

Prova scritta di Fondamenti di Elettronica

17 luglio 2014

parte digitale

Nome: Cognome: Matricola:

Punti Assegnati: / / / =

Sia $V_{DD}=2V$ e si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
V_{TO} [V]	0.5	-0.5
β' [$\mu A/V^2$]	200	100
γ [$V^{1/2}$]	0	0
λ [V^{-1}]	0	0
L_{MIN} [μm]	0.25	0.25
C_{OX} [$fF/\mu m^2$]	10	10
C_{GSO} [$fF/\mu m$]	1.0	1.0

Si assuma per tutti i transistori $L=L_{MIN}$ e nel calcolo dei transistori si consideri la transizione completata al 90% della escursione totale del segnale. Si trascuri il *self-loading*.

Si risponda ai seguenti quesiti:

- 1) (6 punti) Si implementi la funzione logica $F=AC+\bar{A}B$ con un gate statico CMOS **facendo uso di un invertitore** sull'uscita ed assumendo che gli ingressi siano disponibili sia in forma vera che in forma negata.
- 2) (8 punti) Si assuma che gli nMOS del gate CMOS abbiano $S_n=1$, mentre i pMOS $S_p=2$, e si dimensioni l'invertitore (mantenendo $S_{p,inv}=\varepsilon S_{n,inv}$) in modo da minimizzare il tempo di ritardo di caso peggiore quando l'invertitore pilota un carico $C_L=100fF$. Si assuma che il carico del gate CMOS sia solamente la capacità di ingresso del invertitore.
- 3) (8 punti) Si calcoli il tempo di ritardo complessivo (invertitore incluso) per ogni combinazione dei segnali in ingresso.
- 4) (8 punti) Si calcoli la potenza dissipata sulla C_L e sulla capacità di ingresso dell'invertitore assumendo di lavorare con una frequenza di clock di 300MHz con gli ingressi A e B che hanno entrambi eguale probabilità di essere '1' o '0' (cioè $P_A=P_B=0.5$) mentre l'ingresso C è a '1' con il 30% di probabilità ($P_C=0.3$).